



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

PROYECTO PARCIAL 1

Unidad Combinacional de 2 bits con MUX, Decoder y Display de 7 Segmentos

Entregable 1: Hoja de Especificaciones Técnicas (Datasheet)

ALUMNO

González Lomelí Mauricio Daniel
Pérez Takayanagui Louis Emilio
Salais Serrano Gabriel

MATERIA


Diseño Digital Moderno

20 de octubre de 2026

1. Hoja de Especificaciones del Sistema (Datasheet)

Nombre del Sistema: Unidad Lógica y Aritmética Combinacional de 2 Bits (`ALU-2B`) con Decodificación de Operación y Display de 7 Segmentos.
Objetivo del Sistema: Diseñar, implementar y verificar una unidad lógica combinacional de 2 bits empleando circuitos integrados TTL de lógica discreta (`74LSXX`) y mediana escala de integración (MSI), capaz de recibir dos números binarios sin signo de 2 bits ($A = A_1A_0$ y $B = B_1B_0$), seleccionar una de cuatro operaciones (`SUM`, `XOR`, `AND`, `MAX`) mediante el selector $S = S_1S_0$, indicar visualmente la operación activa con LEDs y desplegar el resultado en un display de 7 segmentos con control de habilitación.

1.1 Diagrama de Bloques del Sistema



1.2 Rango de Operación, Entradas/Salidas y Selección S_1S_0

Señal / Parámetro	Pines / Hardware	Rango / Nivel	Especificación Funcional
Alimentación (V_{CC}, GND)	Regulador `LM7805`	+5.0 V DC ± 5 %	Regulado desde batería/fuente de 9 V DC.
Operandos $A(A_1A_0)$, $B(B_1B_0)$	DIP Switch (Filas 6–9)	00_2 a 11_2 (0 a 3_{10})	Enteros binarios sin signo con resistencias *pull-down* (1 kΩ–4.7 kΩ).
Selector $S(S_1S_0)$	DIP Switch (Filas 10–11)	00_2 a 11_2	Selección hacia `74LS139` y `74LS153` .
Habilitación (`ENABLE`)	DIP Switch (Fila 12)	1 = ON, 0 = OFF	Conectado a $\overline{BI}/\overline{RBO}$ (Pin 4 del `74LS47`). 0 = Apaga el display .
Salidas de Estado y Valor	4 LEDs + Display AC	0_{10} a 6_{10} (000_2–110_2)	Resistencias limitadoras de 220 Ω–330 Ω en todos los segmentos y LEDs .

ENABLE	S_1	S_0	Operación	Definición Funcional	LED Activo y Salida en Display
0	X	X	**DESHABILITADO**	Salidas de segmento en alta impedancia (*Blanking*)	**Display Apagado**
1	0	0	**SUM** $(A + B)$	Suma aritmética binaria sin signo de 2 bits con acarreo	**LED Verde** (0 a 6)
1	0	1	**XOR** $(A \oplus B)$	Disyunción exclusiva bit a bit ($Y_1 = A_1 \oplus B_1, Y_0 = A_0 \oplus B_0$)	**LED Amarillo** (0 a 3)
1	1	0	**AND** $(A \cdot B)$	Conjunción lógica bit a bit ($Y_1 = A_1 \cdot B_1, Y_0 = A_0 \cdot B_0$)	**LED Azul** (0 a 3)
1	1	1	**MAX** (máx(A, B))	Comparación de magnitud mostrando el mayor entre A y B	**LED Rojo** (0 a 3)

1.3 Lista de Circuitos Integrados y Referencias de Pinout

- **Protoboard 1 (Procesamiento):** `LM7805` (Pin 1=V_{in}, Pin 2=GND, Pin 3=+5V); **U1** `74LS86` (Cuádruple XOR), **U2** `74LS08` (Cuádruple AND #1), **U3** `74LS08` (Cuádruple AND #2), **U4** `74LS32` (Cuádruple OR). En todos los CIs de 14 pines: Pin 7 = GND, Pin 14 = V_{CC}.
- **Protoboard 2 (Control y Visualización):** **U5** `74LS139` (Pin 1=$\overline{1G}$ a GND, Pin 2=S_0, Pin 3=S_1, Pines 4–7=$\overline{1Y_0}$..$\overline{1Y_3}$); **U6** `74LS153` (Pines 1,15=GND, Pin 2=S_1, Pin 14=S_0, Pines 6–3=$1C_0$..$1C_3$, Pines 10–13=$2C_0$..$2C_3$, Pin 7=Y_0, Pin 9=Y_1); **U7** `74LS157` (Pin 1=$\overline{1Y_0}$ de U5, Pin 2=S_2, Pin 3=GND, Pin 4=Y_2, Pin 15=GND); **U8** `74LS47` (Pines 7,1,2,6=A, B, C, D, Pin 4=$\overline{BI}$ a ENABLE, Pines 3,5=V_{CC}, Pines 9–15=Segmentos e, d, c, b, a, g, f). En CIs de 16 pines: Pin 8 = GND, Pin 16 = V_{CC}.